DTK.700.350.175.087-192.NSIH.txt
8.12 KB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
//------------------------------------------------------------------------------
// Magiceyes Boot Header Format
//------------------------------------------------------------------------------
4648424D // 0x000 : Header ID = 0x4648424D ("MBHF")
00200000 // 0x004 : Bootcode size
80000000 // 0x008 : Bootcode Load address
80000000 // 0x00C : Bootcode Excute address
//------------------------------------------------------------------------------
// OPTION
//------------------------------------------------------------------------------
// [0] : Update DRAM configuration
// [1] : PHYZQENB
// [2] : PHYDLOCK
// [3] : Update Fast Channel Arbiter
// [4] : Update Slow Channel Arbiter
// [5] : Change PLL
// [6] : Update MCUS
// [7] : Writes memories : Addr, Data, Addr, Data, .... , 0 (End)
// [31:8] : Reserved for future use. must be 0
//------------------------------------------------------------------------------
//000000C0 // 0x010 : OPTION
000000E7 // 0x010 : OPTION
00000000 // 0x014 : DELAY - Delay counter, 0 ~ 0xFFFFFFFE
//------------------------------------------------------------------------------
// MCU-D registers
//------------------------------------------------------------------------------
//02C00134 // 0x018 : CONFIG ; // 0x00
//32A11055 // 0x01C : TIME0 ; // 0x04
////00008002 // 0x020 : ENABLE ; // 0x08
////00008007 // 0x020 : ENABLE ; // 0x08
//00008003 // 0x020 : ENABLE ; // 0x08
//65220100 // 0x024 : TIME1 ; // 0x10
//20184200 // 0x028 : FASTCH[0] ; // 0x20
//21080A10 // 0x02C : FASTCH[1] ; // 0x24
//00084210 // 0x030 : FASTCH[2] ; // 0x28
//06D1040C // 0x034 : SLOWCH[0] ; // 0x2C
//107338A4 // 0x038 : SLOWCH[1] ; // 0x30
//0005A92F // 0x03C : SLOWCH[2] ; // 0x34
//00000000 // 0x040 : DQSOFFSET ; // 0x94
//F001D9DE // 0x044 : PHYDLL ; // 0x98
//00000000 // 0x048 : PHYMODE ; // 0x9C
//00000003 // 0x04C : DLLLOCKSTART; // 0xA0
//0000003B // 0x050 : DLLLOCKFORCE; // 0xA4
//00000002 // 0x054 : ZQSTART ; // 0xAC - for Manul ZQ
//00000015 // 0x058 : ZQFORCE ; // 0xB0 - for Manul ZQ
//00000075 // 0x05C : ZQENB ; // 0xB4
//00000001 // 0x060 : UPDATE ; // 0xB8
// 400 Mhz
02c10134 // 0x018 : CONFIG ; // 0x00
3200f055 // 0x01C : TIME0 ; // 0x04
00008003 // 0x020 : ENABLE ; // 0x08
85223b00 // 0x024 : TIME1 ; // 0x10
20184200 // 0x028 : FASTCH[0] ; // 0x20
21080A10 // 0x02C : FASTCH[1] ; // 0x24
00084210 // 0x030 : FASTCH[2] ; // 0x28
06D1040C // 0x034 : SLOWCH[0] ; // 0x2C
107338A4 // 0x038 : SLOWCH[1] ; // 0x30
0005A92F // 0x03C : SLOWCH[2] ; // 0x34
00000000 // 0x040 : DQSOFFSET ; // 0x94
7000A0A6 // 0x044 : PHYDLL ; // 0x98
00000000 // 0x048 : PHYMODE ; // 0x9C
00000003 // 0x04C : DLLLOCKSTART; // 0xA0
00000014 // 0x050 : DLLLOCKFORCE; // 0xA4
00000002 // 0x054 : ZQSTART ; // 0xAC - for Manul ZQ
00000015 // 0x058 : ZQFORCE ; // 0xB0 - for Manul ZQ
00000074 // 0x05C : ZQENB ; // 0xB4
00000001 // 0x060 : UPDATE ; // 0xB8
//------------------------------------------------------------------------------
// CLKPWR registers
//------------------------------------------------------------------------------
//00000F01 // 0x064 : U32 CLKMODE[0] ; PLL0 / 2 / 16
//00000700 // 0x064 : U32 CLKMODE[0] ; PLL0 / 0 / 8
//00000300 // 0x064 : U32 CLKMODE[0] ; PLL0 / 0 / 4
//00000103 // 0x064 : U32 CLKMODE[0] ; PLL0 / 4 / 2
//00000101 // 0x064 : U32 CLKMODE[0] ; PLL0 / 2 / 2
//00000400 // 0x064 : U32 CLKMODE[0] ; PLL0 / 1 / 5
00000300 // 0x064 : U32 CLKMODE[0] ; PLL0 / 1 / 4
//00001733 // 0x068 : U32 CLKMODE[1] ; FCLK / 4 / 8 / 2
00001131 // 0x068 : U32 CLKMODE[1] ; FCLK / 2 / 2 / 2
//00001137 // 0x068 : U32 CLKMODE[1] ; FCLK / 4 / 1 / 2
//00001101 // 0x068 : U32 CLKMODE[1] ; PLL0 / 2 / 2 / 2
000d5E01 // 0x06C : U32 PLLSET[0] ; @700Mhz
//000D0801 // 0x06C : U32 PLLSET[0] ; P=3, M=264, S=1
//000C8501 // 0x06C : U32 PLLSET[0] ; P=3, M=133, S=1
//000d5E01 // 0x06C : U32 PLLSET[0] ; P=3, M=350, S=1 -> 700 Mhz
//000D2703 // 0x070 : U32 PLLSET[1] ; P=3, M=295, S=3 -> 147.500000 Mhz
00090003 // 0x070 : U32 PLLSET[1] ; P=2, M=256, S=3 -> 192.000000 Mhz
//------------------------------------------------------------------------------
// MCUS
//------------------------------------------------------------------------------
// static1 : 3-3-16-3-3
4000039E // 0x074 : MEMBW
2F222220 // 0x078 : MEMTIMEACS[0]
0000F000 // 0x07C : MEMTIMEACS[1]
2F222220 // 0x080 : MEMTIMECOS[0]
00000300 // 0x084 : MEMTIMECOS[1]
0F0F0F05 // 0x088 : MEMTIMEACC[0]
0F010F0F // 0x08C : MEMTIMEACC[1]
04000000 // 0x090 : MEMTIMEACC[2]
0F0F0F05 // 0x094 : MEMTIMESACC[0]
0F010F0F // 0x098 : MEMTIMESACC[1]
00000000 // 0x09C : MEMTIMESACC[2]
00000000 // 0x0A0 : MEMTIMEWACC[0]
00000000 // 0x0A4 : MEMTIMEWACC[1]
00000000 // 0x0A8 : MEMTIMEWACC[2]
2F222220 // 0x0AC : MEMTIMECOH[0]
00000300 // 0x0B0 : MEMTIMECOH[1]
2F222220 // 0x0B4 : MEMTIMECAH[0]
00000300 // 0x0B8 : MEMTIMECAH[1]
00000000 // 0x0BC : MEMBURST
00000000 // 0x0C0 : Reserved
00005555 // 0x0C4 : MEMWAIT
// static1 : 1-1-3-1-1
//4000039E // 0x074 : MEMBW
//2F222200 // 0x078 : MEMTIMEACS[0]
//0000F000 // 0x07C : MEMTIMEACS[1]
//2F222200 // 0x080 : MEMTIMECOS[0]
//00000300 // 0x084 : MEMTIMECOS[1]
//0F0F0205 // 0x088 : MEMTIMEACC[0]
//0F010F0F // 0x08C : MEMTIMEACC[1]
//04000000 // 0x090 : MEMTIMEACC[2]
//0F0F0205 // 0x094 : MEMTIMESACC[0]
//0F010F0F // 0x098 : MEMTIMESACC[1]
//00000000 // 0x09C : MEMTIMESACC[2]
//00000000 // 0x0A0 : MEMTIMEWACC[0]
//00000000 // 0x0A4 : MEMTIMEWACC[1]
//00000000 // 0x0A8 : MEMTIMEWACC[2]
//2F222200 // 0x0AC : MEMTIMECOH[0]
//00000300 // 0x0B0 : MEMTIMECOH[1]
//2F222200 // 0x0B4 : MEMTIMECAH[0]
//00000300 // 0x0B8 : MEMTIMECAH[1]
//00000000 // 0x0BC : MEMBURST
//00000000 // 0x0C0 : Reserved
//00005555 // 0x0C4 : MEMWAIT
//------------------------------------------------------------------------------
// Reserved :
//------------------------------------------------------------------------------
C000A0E4 // 0x0C8 : GPIOD ALTH
55554000 // 0x0CC : GPIOD[31:23] = { SA[8], SD[15:8] }
C000A120 // 0x0D0 : GPIOE ALTL
00055555 // 0x0D4 : GPIOE[ 9: 0] = { SA[18:9] }
00000000 // 0x0D8
00000000 // 0x0DC
00000000 // 0x0E0
00000000 // 0x0E4
00000000 // 0x0E8
00000000 // 0x0EC
00000000 // 0x0F0
00000000 // 0x0F4
00000000 // 0x0F8
00000000 // 0x0FC
00000000 // 0x100
00000000 // 0x104
00000000 // 0x108
00000000 // 0x10C
00000000 // 0x110
00000000 // 0x114
00000000 // 0x118
00000000 // 0x11C
00000000 // 0x120
00000000 // 0x124
00000000 // 0x128
00000000 // 0x12C
00000000 // 0x130
00000000 // 0x134
00000000 // 0x138
00000000 // 0x13C
00000000 // 0x140
00000000 // 0x144
00000000 // 0x148
00000000 // 0x14C
00000000 // 0x150
00000000 // 0x154
00000000 // 0x158
00000000 // 0x15C
00000000 // 0x160
00000000 // 0x164
00000000 // 0x168
00000000 // 0x16C
00000000 // 0x170
00000000 // 0x174
00000000 // 0x178
00000000 // 0x17C
00000000 // 0x180
00000000 // 0x184
00000000 // 0x188
00000000 // 0x18C
00000000 // 0x190
00000000 // 0x194
00000000 // 0x198
00000000 // 0x19C
00000000 // 0x1A0
00000000 // 0x1A4
00000000 // 0x1A8
00000000 // 0x1AC
00000000 // 0x1B0
00000000 // 0x1B4
00000000 // 0x1B8
00000000 // 0x1BC
00000000 // 0x1C0
00000000 // 0x1C4
00000000 // 0x1C8
00000000 // 0x1CC
00000000 // 0x1D0
00000000 // 0x1D4
00000000 // 0x1D8
00000000 // 0x1DC
00000000 // 0x1E0
00000000 // 0x1E4
00000000 // 0x1E8
00000000 // 0x1EC
00000000 // 0x1F0
00000000 // 0x1F4
00000000 // 0x1F8
00000000 // 0x1FC